（本页是纯文字版，点此阅读完整版全文）

多通道波束赋形器射频集成电路的PCB设计

Joel Dobler, Analog Devices

现代相控阵系统使用波束赋形器集成电路（BFIC）构建，芯片上通常有多条并行路径，增益和相位可独立控制。常见的BFIC配置有两条或多条射频路径，分别连接到集成电路封装的同一边缘和/或同一角落的引脚上。图1显示了一个四输入、四输出、16通道BFIC，其所有输入均位于集成电路封装的同一边缘。Analog Devices的ADAR3000/1/6/7系列Ku和Ka波段BFIC均采用了这种器件架构。每个器件都有四个输入、四个交叉耦合输出和一个复杂的数字控制系统，包括命令处理器、片上RAM和FIFO存储器。

BFIC的复杂性和尺寸带来了挑战。射频输入和输出的数量及其相关的接地-信号-接地配置造成引脚与引脚之间的距离很近。将多条射频线路从这些间距很近的引脚路由到相邻电路或其他印刷电路板（PCB）是一项挑战。射频功率渐变被广泛用于减少旁瓣，但由于这会导致信道与信道之间的功率差异高达30dB，因此信道与信道之间的隔离至关重要，而射频线路的布线会对隔离产生重大影响。除了路由问题，传输线阻抗也非常重要。传输线阻抗精度差和电路板之间阻抗过渡差会导致信号反射，降低射频功率传输到天线的效率。较大的信号反射还会导致不稳定和振荡。

射频传输线制造

PCB制造商支持多种常见的射频传输线拓扑结构，包括微带线、接地共面波导(GCPW)、带状线和不太常见的埋入式GCPW，后者类似于GCPW和带状线的混合体。微带线相对易于制造，但由于其较高的传输损耗和较差的模式抑制，使其在6GHz以上应用中不太受欢迎。¹而GCPW、埋入式GCPW和带状线由于辐射损耗较低，模式抑制能力较强，因此在6GHz以上频率的运行效果更好。埋入式线路拓扑结构提高了隔离度，但制造难度更大，且需要通孔与之连接。这些通孔通常是盲孔，以最大限度地减少寄生电感，但这也会增加电路板成本。

图2显示了GCPW、埋入式GCPW和带状线的横截面，以及决定标称线路阻抗的重要几何参数。这些几何参数包括线路宽度(W1/W2/W3)、线路边缘到相邻地平面的横向距离(G1/G2/G3)、介质材料的厚度(T1/T2)以及介质材料的相对介电系数(ε_R1/ε_R2)。图2没有显示线路所用铜的厚度或所需的接地网。铜的厚度确实需要考虑，但这只是次要因素。通孔栅栏将在后面讨论。拓扑结构的选择取决于可接受的线路损耗、频率、所需的线对线隔离、可用空间和PCB材料的介电厚度。

制造公差如何影响线路阻抗

制造公差会影响射频线路拓扑结构的精度。图3显示了一条3mil宽带状线的时域反射仪(TDR)曲线，设计值为50Ω，但测量值约为60Ω。最初的目标容差为±10%（45至55Ω），回波损耗超过20dB。

许多PCB制造商提供的迹线宽度低至3mil（铜厚也是一个影响因素），其公差为1至2mil。^2,3,4电介质制造商通常只提供典型的电介质厚度，这很可能是因为PCB制造商在电路板层压过程中决定了最终厚度。如果接地平面没有停在应该停的位置，与地面的横向间隙就会发生变化。此外，如果线路宽度发生变化，有效横向间隙宽度也会发生变化。

微带和带状射频线路的横向间隙较大，不会影响线路阻抗。这导致在微带拓扑结构中，所有场线都通向下接地平面，而在带状拓扑结构中，所有场线都通向上接地平面和下接地平面。然而，对于GCPW射频迹线，横向间隙到地的距离在设计上相对较小，因此大部分场线都会进入横向地平面。

图4显示了射频带状线迹线的线路阻抗⁵与线路宽度标称偏差的关系。标称线宽分别为3、5、7和10mil。该图还显示了电介质比标称值厚5%（假设带状线铜厚为0.7mil，ε_R=3.1）时的阻抗偏差。

请注意，在绝对宽度偏差相同的情况下，较宽线路的偏差较小，而较窄线路的阻抗变化较大。因此，较宽的标称线宽更容易受制造变化的影响。相比之下，当介质厚度增加5%时，无论标称线宽如何，阻抗偏移都大致相等。这意味着PCB制造商必须在一定公差范围内满足最终压制厚度要求，以达到目标线路阻抗公差。图4中的重点是增加介质厚度，因为根据对不同线路拓扑结构的许多PCB制造批次的观察，线路阻抗往往大于或等于设计目标。这就形成了一个经验法则，即设计线路时要比目标值小几个欧姆，特别是当宽度较小时（如小于5mil）。采用这种方法可能需要放弃通常限制PCB制造商的受控阻抗要求。如果出于其他设计考虑必须使用细线，则应选择可靠的PCB制造商。通过多次制作或使用不同宽度（50Ω±10%）的多条线路制作实验电路板，可逐步建立对PCB制造商的信心。然后进行测量，以确定哪条线宽最接近50Ω。

GCPW与埋入式GCPW

在任何PCB上，相邻的两条传输线都会产生一定程度的耦合。这种耦合可能是电气耦合和/或通过电场和磁场耦合，从而导致非无限隔离。PCB上传输线之间的隔离效果不佳是个问题，尤其是在信号电平差异较大的应用中。在使用多通道BFIC的相控阵系统中，当两个相邻通道分别以最小和最大衰减工作时，寄生信号耦合会降低可变幅度和相位(VAP)块在高衰减路径上的增益控制功能的线性度。在带有GCPW传输线的评估板上观察到了这种行为。使用Keysight RFPro进行的电磁仿真显示，与现有的GCPW PCB解决方案相比，埋入式GCPW传输线将传输线之间的带内隔离度提高了15dB。

有效增益误差是增益控制非线性的一个抽象指标。在本案例中，对两种版本的PCB都测量了均方根增益误差。图5a显示了带有GCPW的原始PCB的有效值增益误差，而图5b显示了重新设计的含有埋入式GCPW的PCB的有效值增益误差。在图5a中，当VAP模块的数字阶跃衰减器(DSA)在其整个范围内工作时，均方根增益误差最大。这在意料之中，因为当DSA衰减电平之间的差值最大时，应用最容易受到隔离度差的影响。埋入式GCPW电路板更高的线对线隔离大大改善了RMS增益误差，与仿真结果一致，并显示了BFIC的实际性能。这些结果表明，即使在30GHz时将隔离度适度提高15dB，也会对测量性能产生巨大影响。

多路射频线路路由指引

为具有多个射频输入和输出的射频波束赋形器设计PCB线路非常困难。如上所述，需要仔细选择和设计传输线拓扑结构。此外，为了获得良好的回波损耗和隔离效果，设备中正确的接地线也很重要。BFIC的隔离要求和几何形状决定了传输线拓扑结构。例如，如果隔离度要求在-40dB左右，GCPW就是一个不错的选择。如果隔离度需要达到约-65dB，则需要使用基于实验结果的带状传输线。

接下来，考虑BFIC的几何形状，重点是每个引脚的尺寸、引脚间距和射频引脚之间的距离。例如，一个BGA的焊球直径为5.5mil（0.22mm），引脚间距为10mil（0.4mm），射频引脚间距为30mil（1.2mm），隔离度要求为-65dB。在这种情况下，对称带状线是一个不错的选择，其大致尺寸为6mil线宽、6mil厚介质（线的上方和下方）和10mil横向对地间隙（假设介电常数为低三度）。带状线的经验法则是横向间隙到地的距离大约是线宽的两倍，因为较小的间隙距离会开始影响线路阻抗。射频引脚之间的距离越小，线路的宽度就越小，而射频引脚之间的距离越大，线路的宽度就越大。后者更可取，因为在制造过程中达到50Ω的几率更高。

设备附近的路由

使用带状线时，必须注意过渡到顶层的器件引脚，因为如果不使用适当的接地通孔，这种过渡会大大降低隔离度。如图6所示，为达到最高隔离度，通孔的接地壁应延伸至器件过渡处的带状线末端周围。这种技术扩展了最佳隔离性能所需的关键接地壁。器件还应有接地引脚、凸块和/或接地片（paddle），环绕信号引脚，并应与扩展的接地壁通孔大致重合。

射频引脚之间的距离较短，可能无法为每条传输线提供足够的区域，使其保持与设备相同的通孔栅栏。根据可用面积的不同，通孔栅栏的典型选择有以下几种：

l 在不违反制造厂对介质厚度的长宽比规定的情况下，使用较小的通孔。

l 如果器件接口处的某条线路上没有通孔，则在面积适中的地方以锯齿形错开通孔。

l 如图6所示，在线路之间使用单排较大尺寸的通孔，同时保持与较小通孔相同的边缘间距，以优化隔离性能。

l 当线路之间的空间非常有限时，使用单排相同尺寸的通孔。

何时以及如何扇出线路取决于射频I/O引脚在器件上的位置关系。一般的经验法则是，扇出应该在可行的情况下尽快进行，以减少并行运行，从而最大限度地提高隔离度。如图6所示，由于射频引脚的位置，扇出可以立即进行。不过，图7显示了四个输出端不同并行距离的扇出情况。在这种情况下，扇出受到器件顶部显示的非射频I/O路由和相关电路（L2、L4、P15、P16等）以及器件右侧射频输出的限制。

板内连接

射频传输线和射频连接器之间的射频阻抗不连续性与从走线到设备的过渡同样重要。在电路板之间过渡时，有两种物理互连方式可供选择：

l 横向安装到PCB边缘的边缘安装连接器。

l 垂直安装连接器，垂直安装在PCB上。

这两种类型都有SMA、SMP、SMPM、2.92mm和2.4mm接口。

设备的外形尺寸对选择边缘安装连接器还是垂直安装连接器有很大影响。边缘安装连接器意味着横向排列的互连PCB。如果系统安装在单个金属机箱/散热器中，这种布置可能是最佳选择。垂直安装连接器提供了堆叠多块电路板的可能性。这可能会带来更紧凑的外形尺寸，但这种配置也可能需要空气冷却，因为单个电路板不可能有散热片。如果一块电路板采用边缘安装，而另一块电路板采用垂直安装，那么这两块电路板就会以插槽方式正交连接。

虽然边缘安装连接器应用广泛，但由于连接在电路板边缘，它们也有潜在的缺点。边缘连接器要求PCB的顶部接地平面，最好是底部接地平面延伸到电路板边缘。大多数PCB制造商在使用标准铣边/布线和蚀刻回拉技术时，只能保证接地平面边缘与连接器位置的电路板边缘之间有2mil的距离。由于在2mil或更大的间隙中缺乏接地回波，这表现为阻抗不连续，并降低了回波损耗。

由于垂直安装连接器不受电路板边缘的限制，因此不易受到这些边缘布线问题的影响。在简单的单器件电路板上，连接器可以放置在靠近器件的位置，以尽量减少插入损耗。此外，还可以匹配电路板上的过渡，从而最大限度地减少阻抗不连续性。一些连接器供应商会为给定的线路设计和堆叠创建定制的基底面。图8显示了SV Microwave垂直安装连接器与带状线射频迹线接口的四个PCB层。

垂直安装连接器面临的一个挑战是在组装过程中实现连接器与PCB基底面的良好对准。理想情况下，连接器的圆形中心引脚与PCB上的圆形焊盘连接，中心对齐。但是，将连接器安装在二维接地平面上时，可能会出现从左到右和从前到后的移动。这两个方向中任何一个方向的移动都会导致中心引脚与PCB焊盘错位。最好的对准方法是严格控制安装孔的尺寸公差，以尽量减少连接器的移动。

结论

现代高频BFIC使PCB设计更具挑战性。为了保持较高的通道间隔离度，一些射频迹线设计不得不从表面GCPW迁移到埋入式带状线。即使在使用埋入式带状线时，也必须注意使用完全环绕器件引脚的密间距通孔栅栏来保持相邻迹线之间的隔离。在进行这些具有挑战性的设计时，PCB设计人员可以通过避免使用极细的射频迹线或设计略低于目标值的特性阻抗来避免潜在的制造问题。在设计板对板互连时，最有可能根据终端设备的外形尺寸选择垂直安装或边缘安装互连。垂直安装互连不太容易受到电路板边缘制造限制的影响。

参考资料

1.   J. Coonrod, “Comparing Microstrip and Grounded Coplanar Waveguides,” Rogers Corporation, Web: https://rogerscorp.com/blog/2020/comparing-microstrip-and-grounded-coplanar-waveguides.

2.   “PCB Tolerances in Fabrication,” MADPCB, Web: https://madpcb.com/tolerances/.

3.   “Tolerances,” AdvancedPCB, Web: https://www.4pcb.com/pcb-design-specifications.

4.   “PCB Fabrication Tolerances,” Imagineering, Inc., Web: https://www.pcbnet.com/capabilities/fabrication/tolerances/.

5.   “Stripline,” Microwaves101, Web: https://www.microwaves101.com/encyclopedias/stripline.

图1：BGA封装的BFIC芯片框图（未按比例）。

图2：GCPW、埋入式GCPW和带状线拓扑的截面图。

图3：第2层上3mil宽带状线的TDR图。

图4：线路阻抗与线宽偏差的关系。

图5：GCPW（a）和埋入式GCPW（b）传输线在DSA设置下的均方根增益误差与频率关系。

图6：延伸至传输线周围的接地壁通孔。

图7：多个射频输出的扇出。

图8：(a)第1层接地平面、焊盘和通孔。(b)第2层带状线。(c)第3层30mil空隙匹配网络。(d)第4层实心接地平面