

宽带功率放大器设计中的简便综合谐波控制匹配方法

Simple Synthesized Harmonic Matching Strategy in Broadband PA Design

作者：孙引进 朱晓维 孟凡 东南大学

这篇文章提出了一种基于简易实频技术(SRFT)的谐波控制功率放大器设计方法。为了验证这种设计方法，利用它研制出一款工作在1.7GHz~3.0GHz的紧凑型宽带功率放大器。在所设计的1.7GHz~3.0GHz频段内，功率放大器具有42.8dBm的最大输出功率和55%~70%的输出效率。此外，在100MHz带宽的LTE-Advanced信号激励下，对功率放大器利用数字预失真进行线性化处理。改善之后的功率放大器在输出功率33dBm，1.95GHz，2.15GHz，2.55GHz三个频段测得的输出ACLR分别为-47.0/-48.5 dBc，-47.0/-47.7 dBc和-47.6/-46.4 dBc。

宽带功率放大器作为通信系统中的重要组件，必须覆盖非常宽的频带并且要求自身失真特性很小才能适应复杂的信号调制技术。常用的宽带功率放大器设计方法如J类、连续F类、E类等¹⁻⁵，它们主要采用磁耦合网络，多级阶梯电路以及多节阻抗传输线(SRFT)等结构来实现宽带匹配。然而，前两种设计方法只能实现实数到实数的阻抗匹配，对于功率放大器所需的复数输出阻抗匹配还需要大量的调试。而另一方面，SRFT法则能够实现实数到复数阻抗的匹配，无

需调试，对于实际设计而言更加方便。

在功率放大器的高效率设计中，谐波控制是一种非常有效的措施。⁶⁻⁸传统的SRFT方法在基波范围内综合出宽带传输网络来满足宽带要求。这种设计方法大大简化了宽带功率放大器的设计，但是它却并不包含谐波阻抗的有效控制。

这里对SRFT方法进行改进，将50Ω负




图1. 输出匹配电路的仿真电路结构。




图 2. SRFT 仿真结果。




图 3. 输入匹配电路中谐振网络的带宽拓展作用示意图。

载到复数输出阻抗的匹配过程和谐波控制相结合。在改进过程中，将截止频率参数从单值设定变为频率范围内的样点扫描，在 SRFT 综合过程中对谐波阻抗进行匹配。从算法可以直接得到匹配网络物理尺寸，用于功率放大器设计而不需要像其他算法还要进一步优化到复数阻抗匹配。对于功率放大器的输入阻抗，由于它的实部较小，虚部较大，电路 Q 值太高而无法采用常用的宽带匹配策略，故这里使用具有开路和短路枝节的谐振网络来展宽输入匹配电路带宽。

利用 Cree 公司生产的 10W GaN HEMT 器件 CGH40010，研制出一款工作在 1.7GHz~3.0GHz 的紧凑型宽带功率放大器设计，电路尺寸为 50mm×60mm，并对它进行加工和测试。实验结果表明，仿真和测试结果非常吻合，验证了所提出的改进型 SRFT 算法的有效性。

设计和加工

使用 Cree 公式提供的 CGH40010 器件的大信号模型，在

ADS 软件中采用负载牵引得到功率放大器的在 1.7~3.0GHz 的基波输出阻抗和 3.4~9GHz 的谐波阻抗。⁶⁻⁸ 这些仿真得到的功率放大器输出阻抗将会被带入 SRFT 算法中，计算匹配网络的传输功率增益函数 (TPG)。在综合过程中，限定输出匹配网络

的拓扑结构为五段传输微带线结构以实现低通特性。对输出网络进行初始化，将网络的 TPG 目标函数设为 0.95。截止频率的扫描范围设为 0.6GHz ~ 6.6GHz，然后对电路参数进行优化

以得到最佳解。在对截止频率参数进行扫描的同时，利用谐波阻抗计算匹配网络的在谐波频率处的 TPG 传输函数值，并将二次谐波和三次谐波的值相加取平均值，对不同截止频率下得到的输出匹配网络的谐波阻抗 TPG 传输函数值进行检测和比较，从而确保匹配网络能够在谐波频率处实现功率放大器所需要的谐波阻抗。最后，根据最佳的谐波阻抗匹配情况，我们选取截止频率为 5.85GHz 作为设计参数。

输出匹配网络的每段传输微带线的特性阻抗可以通过 SRFT 算法的归一化和理查德提取得到。具体参数值如表 1 所示。使用介电常数 $\epsilon_r=3.5$ 的板材对电路进行设

k=5	TPG	Harmonic TPG	TL1(Ω)	TL2(Ω)	TL3(Ω)	TL4(Ω)	TL5(Ω)
			26.42	85.07	198.7	165.9	79.35
$f_e=2.1$	0.93799	0.73375	26.42	85.07	198.7	165.9	79.35
$f_e=2.85$	0.95375	0.64246	14.63	24.78	58.92	84.51	65.01
$f_e=3.6$	0.95085	0.71468	13.27	6.899	8.910	15.39	37.84
$f_e=4.35$	0.95220	0.68085	28.75	20.34	48.61	35.33	54.35
$f_e=5.1$	0.95200	0.63995	35.76	17.40	58.07	31.09	52.42
$f_e=5.85$	0.95193	0.59042	41.89	15.07	65.82	29.21	49.15




图 4. 紧凑型宽带功率放大器实物。

MEDs Technologies focuses on creating values for our partners. With our professional technical sales team and in-house design team, we will be a valuable resources to your company. Our aim is to provide the best value added services in the industry we served.

Processes Provided through MEDs

2016 GaAs MPW Fabrication Schedule

Scheduled multi-project wafer fabrication runs

Process	January	February	March
0.15μm LNA	15 th		15 th
0.15μm PA		15 th	
0.10μm PA	20 th		20 th
0.25μm PA		20 th	
Process	April	May	June
0.15μm LNA		15 th	
0.15μm PA	15 th		15 th
0.10μm PA		20 th	
0.25μm PA	20 th		20 th
Process	July	August	September
0.15μm LNA	15 th		15 th
0.15μm PA		15 th	
0.10μm PA	20 th		20 th
0.25μm PA		20 th	
Process	October	November	December
0.15μm LNA		15 th	
0.15μm PA	15 th	15 th	
0.10μm PA		20 th	
0.25μm PA	20 th	20 th	

1. MPW size is 4 x 5 mm, 20 tiles will be supplied.
2. If singular die is needed, layout in the 4x5mm area should be in grid form. Additional cost may apply for Pick & Place into gelpak.
3. The date shown is the Tapeout date and GDSII needs to be submitted 1 week ahead.
4. Interested customers need to book the space one month in advance. Term and conditions apply.

2016 TSMC CyberShuttle Service Plan

Processes: RF HPC Plus (0.9/1.8V, 0.9/2.5V); RF HPC (0.9/1.8V, 0.9/2.5V); RF LP (1.05V/1.8V); RF HPL (1.0/1.8V, 1.0/2.5V)
Schedule: Jan-20/Feb-17/Mar-16/Apr-20/May-18/Jun-15

2016 AMS MPW Shuttle Service

Process	Technology	Schedule	Schedule
H18	0.18 μm HV-CMOS	Feb-29	May-30
C18	0.18 μm CMOS	Feb-29	May-30
H35	0.35 μm HV-CMOS	Feb-22	May-9
C35	0.35 μm CMOS	Feb-1	Jun-20
C35	0.35 μm CMOS Fraunhofer IIS	Apr-18	Aug-1
S35	0.35 μm SiGe-BiCMOS	Mar-7	Jun-13
Process	Technology	Schedule	Schedule
H18	0.18 μm HV-CMOS	Aug-29	Dec-5
C18	0.18 μm CMOS	Aug-29	Dec-5
H35	0.35 μm HV-CMOS	Aug-22	Nov-7
C35	0.35 μm CMOS	Oct-3	
C35	0.35 μm CMOS Fraunhofer IIS	Nov-21	
S35	0.35 μm SiGe-BiCMOS	Sep-19	Dec-19

Other Available Processes

GlobalFoundries 0.13μm / 0.18μm 7SW SOI processes are available upon request.

上海励仕电子有限公司 (MEDs上海办事处)

Website: <http://www.meds-tech.com>
Email:Zhangxh.cn@meds-tech.com
Tel: +86-21-5674-8687 | Mobile: +86-137-0189-7519

计，通过等式 1 可以计算得到每段微带传输线的长度为 6.85mm。

$$L = v\tau = \frac{1}{\sqrt{\mu\varepsilon}} \cdot \tau = \frac{1}{\sqrt{\mu\varepsilon}} \cdot \frac{1}{4f_{stop}} \quad (1)$$

其中 $\mu = \mu_1 \mu_0$ 和 $\varepsilon = \varepsilon_r \varepsilon_0$ 分别代表介质基板的磁导率和介电常数。 τ 代表每段微带传输线的延时。

由于较高的截止频率参数，得到的输出匹配电路的尺寸非常小。利用 ADS 负载牵引到的基波负载阻抗对匹配网络进行测试，仿真电路如图 1 所示。

从图 2 的仿真结果可以看出，在 1.7GHz~3.0GHz 频段内，匹配网络的带内最大损耗为 0.4dB。

出于稳定性考虑，在输入电路中加入 100Ω 并联 1.8pF 电容的 RC 并联结构。这里我们在两者之间加入细小的微带线结构以产生电感效应，从而获得 RLC 并联谐振效果。此外，在输入电路中还采用并联开路和短路枝节的谐振网络结构以拓宽匹配带宽，它能够使得输入反射系数 S_{11} 围绕中心频率打结，具体作用如图 3 所示。使用了这样的谐振网络之后，就可以很方便的将打结的输入反射曲线匹配到 Smith 圆图上的 10dB 回波损耗系数圆之内。

制作和测试

紧凑型宽带功率放大器电路和实物如图 4 所示，它的电路尺寸只有 50mm × 60mm。利用改进的 SRFT 算法得到的输出匹配网络的具体物理参数如表 2 所示。

将输入输出偏置网络和设计得到的宽带输入输出匹配网络连接在一起，并对得到的功率放大器电路进行优化。对得到的电路使用 TACONIC 的 RF35 介质基板进行加工制作，微带线的表面进行镀金处理。为了降低损耗，并得到准确的仿真结果，这里使用 ATC 公司生产的 100B 和 600S 系列电容进行仿真。使用连续波(Continuous Wave:CW) 信号和调制信号同时对功率放大器的特性进行测试。

连续波测试

功率放大器的工作偏置点选为漏极电压 $V_{ds}=28V$ ，静态电流 $I_{ds}=120mA$ (栅极电压 $V_{gs}=-3.2V$)。使用矢量网络分析仪对设计得到的功率放大器电路的小信号 S_{11} 和 S_{21} 进行测试，仿真和测试的对比结果如图 5 所示。得到电路在 1.6GHz~3.1GHz 频带内的增益为 12.1~16dB，最大回

波损耗为 10dB。仿真和测试结果非常吻合。

大信号测试使用 Keysight 的 E4426 信号发生器和 E4445 频谱仪进行测量。图 5 中测得输出功率和效率曲线显示，所设计的宽带功率放大器在 1.7GHz~2.9GHz 频段内的输出功率大于 42dBm，效率处于 55%~70% 之间。

调制信号测试

使用 100MHz 带宽的 LTE-Advanced 信号对功率放大器的调制信号特性进行测试，信号峰均比为 7.5dB。在 1.95GHz、2.15GHz 和 2.55GHz 分别进行测试，并进行数字预失真线性化处理。宽带数字预失真平台如图 6 所示。对功率放大器数字预失真前后的输出功率，效率和 ACLR 指标进行测试，具体结果如表 3 所示。

在进行数字预失真处理时，需要在所设计的功率放大器输入端加入隔离器或者 3dB 衰减器，用来降低反射波对数字预失真的影响。在平均功率 33dBm，工作频率 1.95GHz 测得的线性化处理之后的输出信号功率谱密度函数如图 7 所示。从表 2 可知，所设计的功率放大器在三个测试频段均具有良好的线性化结果。

表 4 对比了几种紧凑型宽带和多带功率放大器指标特性，可以看出，所设计的紧凑型宽带功率放大器设计具有最小的尺寸，最佳的线性度和良好的效率特性。

结论

基于 SRFT 算法研制出一款带有谐波控制功能的紧凑型宽带功率放大器。对设计得到的单管功率放大器电路进行仿真和加工，并在

表2
输出匹配结构物理参数

长度 (mm)	每段微带传输线的宽度(mm)				
	TL0	TL1	TL2	TL3	TL4
6.85	1.46	5.60	0.67	2.45	1.14




图 5. 仿真和测试结果。




图 6. 宽带数字预失真测试平台。

1.7GHz~3.0GHz 频段内进行测试。

仿真和测试结果十分吻合。文章提出的改进型 SRFT 匹配方法能够简化功率放大器设计流程，由此得到的紧凑型电路结构在很多方面都具有实用价值。■

参考文献

- [1] V. Carrubba, J. Lees, J. Benedikt, P. J. Tasker, S. C. Cripps “A Novel Highly Efficient Broadband Continuous Class-F RFPA Delivering 74% Average Efficiency for an Octave Bandwidth,” in IEEE MTT-S Int. Microw. Symp. Dig., Baltimore, MD, Jun. 2011, pp. 1-4.
- [2] P. Wright, J. Lees, J. Benedikt, P. J. Tasker, and S. C. Cripps, “A methodology for realizing high efficiency Class-J in a linear and broadband PA,” IEEE Trans. Microw. Theory Tech., vol. 57, no. 12, pp. 3196–3204, Dec. 2009.
- [3] N. Tuffy, L. Guan, A. Zhu, and T. Brazil, “A simplified broadband design methodology for linearized high-efficiency continuous class-F power amplifiers,” IEEE Trans. Microw. Theory Tech., vol. 60, no. 6, pp. 1952–1963, Jun. 2012.
- [4] P. Wright, J. Lees, P. J. Tasker, J. Benedikt, and S. C. Cripps, “An efficient, linear,

表3

三个频段的数字预失真线性化改善前后的输出功率，效率和ACLR

Frequency (GHz)	Average Output Power (dBm)	Efficiency (%)	ACLR without DPD (dBc)	ACLR with DPD (dBc)
1.95	33.6	24.8	-38.4/-36.8	-47.0/-48.5
2.15	33.1	22.1	-38.2/-36.4	-47.0/-47.7
2.55	33.0	23.4	-35.1/-32.0	-47.6/-46.4

表4
10Watts 宽带功率放大器指标特性对比

Reference	工作频带 (GHz)	效率 (%)	尺寸 (mm)	信号带宽 (MHz)	数字预失真效果 (dBc)
[9]	0.7 to 1.5	33 to 38	—	—	—
[10]	2.0 to 2.5	53 to 66	11 × 16	—	—
[2]	1.4 to 2.2	60 to 70	70 × 50	—	—
[3]	1.45 to 2.45	70 to 81	*120 × 60	40	-52.1/-52.3
[11]	2.0 to 4.0	57 to 72	65 × 65	20	-42.0/-42.0
This work	1.7 to 3.0	55 to 70	60 × 50	100	-47.0/-48.5

broadband class-J-mode PA realized using RF waveform engineering,” in IEEE MTT-S Int. Microw. Symp. Dig., Boston, MA, USA, Jun. 2009, pp. 653–656.

[5] J. H. Kim, S. J. Lee, B. H. Park, S. H. Jang, J. H. Jung, and C. S. Park, “Analysis of high-efficiency power amplifier using second harmonic manipulation: Inverse class-F/J amplifiers,” IEEE Trans. Microw. Theory Tech., vol. 59, no. 8, pp. 2024–2036, Aug. 2011.

[6] B. S. Yarman, Design of Ultra Wideband Antenna Matching Networks via Simplified Real Frequency Technique, 1st ed. Germany, B:Springer, 2008.

[7] B. S. Yarman, Design of Ultra Wideband Power Transfer Networks, 1st ed. Hoboken, NJ: Wiley, 2010.

[8] K. L. Chen and D. Peroulis, “Design of Broadband High-Efficiency Power Amplifier using in-Band Class-F-1/F Mode-Transferring Technique,” in 2012 IEEE




图 7. 所设计的功率放大器在 1.95GHz 的数字预失真结果对比。

MTT-S Int. Microwave Symp. Dig., Jun. 2012, pp. 1–3

[9] S. Azam, R. Jonsson, and Q. Wahab, “Designing, fabrication and characterization of power amplifiers based on 10-Watt SiC MESFET and GaN HEMT at microwave frequencies,” in Proc. 38th Eur. Microw. Conf., Oct. 2008, pp. 444–447.

[10] M. van der Heijden, M. Acar, and J. Vromans, “A compact 12-Watt high-efficiency 2.1–2.7 GHz class-E GaN HEMT power amplifier for base stations,” in IEEE MTT-S Int. Microw. Symp. Dig., Jun. 2009, pp. 657–660.

[11] P. Saad, C. Fager, H. Cao, H. Zirath, and K. Andersson, “Design of a highly efficient 2–4-GHz octave bandwidth GaN-HEMT power amplifier,” IEEE Trans. Microw. Theory Tech., vol. 58, no. 7, pp. 1677–1685, Jul. 2010

是德科技新推出Type C测试夹具

是德科技公司目前推出提供高信号完整性的 Type C 测试夹具，用于通用高速差分总线探测。Keysight N7015A 高速测试夹具支持高达 30 GHz 的带宽性能，使工程师能够顺利地验证和调试 USB 3.1 10Gbps、DP Alt、MHL Alt、TBT Alt 的设计。

N7015A TYPE C 高速测试夹具

N7015A 将接口信号以四对同轴电缆形式将高速信号引出，以方便信号测量，并引出一根 TYPE C 线缆接到 N7016A 低速信号夹具（次级夹具），用来发送低速的电源线和控制线信号。这种夹具套件实现了信号完整性，让工程师能够探测 USB 3.1 器件和主机的上行和下行端口。N7016A 低速 TYPE C 夹具用来管理来自 N7015A

的电源线和控制线，支持端接要求和测试配置，并能连接到任何一台 PD(电源供给)控制器。N7015A 夹具支持正反插，插头翻转 180°，对测试不会产生影响。夹具的耐用设计确保夹具经过多次连接和断开也不会出现故障，即使测试环境经常变换也没有问题。