

高集成硅ASIC: AESA的突破性技术

Highly Integrated Silicon ASICs: a Disruptive Technology for AESAs

作者: Ian Gresham, Rob McMorrow, David Corman, Nitin Jain Anokiwave 公司

50多年来,有源电扫阵列(AESA)已被应用于军用相控雷达系统。最近,随着紧凑型低成本阵列在商业应用中的发展,使其普及程度显著提高。当它们应用于各种各样的气象雷达、商业和私人无人机的感知-防撞雷达、可以进行互联网访问的全球地面卫星通信以及5G基础设施时,它们会更为普及。实际上,相控阵技术的应用提供了先进的天线孔径性能,它可看作5G基础设施展示的基础。

这种使用普及的一项驱动技术便是硅基(Si)技术(SiGe BiCMOS和RF CMOS)的普遍使用,从而使单个模具/封装内的功能密度和性能得到了提高。本文回顾了建造高密度平面相控阵过程中所遇到的一些技术挑战,

并建议,通过显著提高IC的集成度,制成大规模的平面AESA阵列,从而可以解决这些问题。利用硅的集成能力,其它一些系统功能(比如线上诊断、机内自检(BIST)和机内校准(BICAL)也可得到应用,从而使终端用户在操作阵列时具有更多的可视性和控制能力。本文还对嵌入到硅基AESA阵列中高集成专用集成电路(ASIC)里的性能特征示例进行了讨论。

图1示出了相控阵天线的一个简化一维图形,包含一行各向同性辐射器。在远场,天线方向图的组合响应是每个单元幅度和相位激励的函数。简而言之,仔细控制每个幅度和相位响应,可以确定单个或多波束天线方向图的量级和扫描角。对宽扫描角天线方向图的一个限制是,每个天线单元的间隔不能大于自由空间半波长($\lambda/2$),从而避免产生栅瓣,这里,每个单元的电磁波进行相位加权,从而在不期望的方向上产生波束。在模拟或数字域(或者两个域)可实现波束形成,考虑到复杂性和线性度和功耗等,对系统性能进行综合平衡。

远场天线方向图是每个单元激励的合成

平面相控阵天线比较紧凑,而且具有低




图1. 简化的一维平面阵列天线, 包含一行各向同性辐射器。

从产品到解决方案

RF 微波毫米波

在标准及定制射频微波开关产品的设计, 测试和制造方面, Ducommun 积累了45年的经验



同轴开关

- 频率: DC 到 8 GHz
- 功率: 10 W CW
- 工作温度: -30°C 到 +70°C
- 低插入损耗
- 高隔离度
- 所有热真空室均可使用



手动控制开关

- 频率: DC - 22 GHz
- 型号: 单刀双掷开关 (SPDT), 双刀双掷开关 (DPDT), 单刀8掷开关 (SP8T) 等
- 功率: 200 W CW
- 适用于实验室测试



超宽带固态开关

- 频率: 0.05 GHz - 67 GHz
- 型号: 从单刀单掷开关 (SPST) 到单刀8掷开关 (SP8T) 系列
- 低插损
- 高隔离
- 全固态设计
- 开关速度: 100 纳秒 (典型)



欲了解更多信息, 请联系我们销售团队
☎ +1 (310) 513-7256
✉ rfsales@ducommun.com
📱 微信号: rfsalesducommun

致力联系

剖面特性, 从而使其具有更宽的应用领域²。采用平面方案的主要驱动因素是为了使模拟波束形成电路(发射(Tx)、接收(Rx)或收发器(Xcvt))能够在物理上与天线单元相适应。图2示出了这如何实现的图形,

这里, 波束形成 ASIC 表面安装到一个 PCB 上(天线辐射面在背面)。需要注意的是, 在这个极为理想的示意图中, 信号通路和热功率管理用的散热器没有显示出来。

但这一方法也面临着一个挑战: 物理尺寸如何能随着频率的变化快速地缩减。在第一阶, 天线单元间的晶格空间限制到半波长, 从而避免栅瓣, 图3示出了与工作频率的函数关系(实际上, 最大空间还与所需的最大扫描角具有函数关系)。控制器件集成空间的物理限制条件出现戏剧性的变化: 从 4 GHz (S 频段) 时的 37.5 mm 变为 10 GHz (X 频段) 时的 15 mm, 而 30GHz (Ka 频段) 时只有 5 mm。

不幸的是, 在商业性表面贴装元器件(SMD)设备中, 离散解决方案很容易突破这些限制条件, 因为它们用于互连和支持元件的总的空间占去了很大部分。在 X 及以上频段, 提高集成度是使这种平面系统具有可行性的唯一途径。最近几年出现了一些解决方案, 它们将单个单元波束形成器与收发功能集成到单一的封装中。广泛应用于这些功能的 GaAs 技术(由于它们的电子迁移率和相关性能指标比较高)价格昂贵, 而且在集成过程




图2. 侧视和平面图, 可看到装在平面天线阵列背面的波束形成 ASIC。




图3. 半波长晶格空间与频率的关系。

中受到限制。通过比较发现, 在多个应用中, 高性能的 SiGe BiCMOS 和 RF CMOS 能够提供微波和毫米波频段所需的性能⁵。此外, 它们的密集功能集成能力使其具有组合各种产品方案的潜力, 支持在单个封装内有多个辐射单元。图4是一个单个元器件的功能框图, 它可以同时支持双极化和四个辐射单元。

高度集成方案

这一章节回顾了一个示例, 看一个可以支持四个离散天线单元的高度集成 TDD (时域双工) 收发芯片是如何建造来满足成本、尺寸和功能目标需求的。它封装在一个标准的商业 QFN 型塑料包装 (7×7×0.9 mm) 中, 很容易适应 10 GHz (X 频段应用) 时的 15 mm 晶格间距。IC 包含四个不同的象限(每个可以离散工作和控




图4. 集成 TDD 电路 T/R 芯片的功能框图。




图5. 不希望的信号耦合降低了调制波形的精度，引起 AM-AM 和 AM-PM 误差。

制)，发射模式下，能够同时驱动4个天线单元。此外，有8个独立的接收端口（每个象限两个），当工作在接收模式时，允许每个天线单元采用双极化。通过12 bit的复数矢量调制器（假设动态范围为31.5 dB，LSB为0.5 dB时，包含6 bit的相位控制（其中最低有效位（LSB）为5.625°）和6 bit的幅度控制），收发波形可以单独加权。




图6. 相位幅度误差与耦合路径隔离度的关系。




图7. 所需要的最小通道间隔离度随相干增益而提高。

图4更详细地示出了这种分配。每个象限包含一个收/发臂（共享一个通用路径矢量调制器（复振幅和相位）以及另一个只供接收的臂（它使收/发功能产生阴影）。象限运算的中心是一个核芯片，这里，调制接收信号可以相干合成，并为一个通用射频端口馈电。当工作在发射模式时，模具基于TDD的运算允许收/发臂的合成网络用于相干功率分配。通过改变离散矢量调制器，在每个离散天线单元路径中，动态范围可超过31dB。这一动态范围可用于圆锥阵或其它增益控制功能。可以通过每个矢量调制器的设置以及采用一个串行外围接口（SPI）来控制芯片上的其它功能，从而进行数据传输和控制信号管理。

整个芯片的温度补偿可以额外的数字可变衰减器（DVA）来完成，再加上每个通用合成端口的有源增益级，可将集成电路的可控动态范围扩展到50dB以上。这连同片上温度传感器可以测定集成电路内的温度变化，并补偿系统其它地方的温度敏感元器件。通过从集成电路的温度传感器读取数据，改变合适的设置，并采用外部元器件的数据可实现实时闭环的温度补偿。最大系统灵活性源自于芯片所提供的增益控制分配。

相位和幅度精度

利用硅的功能集成密度的优势，单个元器件并可提高天线单元的数量，这有几大好处，比如材料成本，降低库存，PCB集成的形状系数更小，但它也不是一种免受损失的方法。其它需要考虑的功能和性能问题包括：不同射频端口和天线单元间，低损耗和可控阻抗过渡路径的易于安排、热耗散的路径、外部元器件的数量、信号和电源路径的限制以及不期望的信号耦合。

图5示出了信号如何耦合的以及需要考虑的信号路径间合适的隔离，并示出了可能影响系统性能的潜在限制。在本例中，4个离散接收路径（a1、a2、a3和a4）输入到一个通用的波束形成器集成电路，并与bc的求和输出信号进行相干组合。理想情况下，4个信号路径中的每一个直到求和网络输入端时都保持隔离，应用于每个信号的复波束权重（A_i, φ_i）没有相关的幅度和相位误差。事实上，每个矢量调制器和每个信号路径中的其它元器件将会施加一些AM-AM、PM-AM和AM-PM失真，导致信号矢量出现误差。理论上，任何这些负面的影响都是共知的，应在设计阶段进行建模，但只要它们保持在1/2 LSB水平以下，它们则不会降低系统性能。

更难处理的是信号路径间的耦合，这不太好预测，它主要来源于几个方面，其中包括天线单元和元器件射频端口间的信号传输线、包装中通过不想要的封装接线辐射带来的信号耦合、成型包装的介质材料装载、通过其它片上网络带来的寄生和泄漏路径耦合（在高频段，这更难以考虑）。这些可能包括这样一些不同路径，比如偏置分布网络、pad-ring 和 ESD 域耦合。不考虑这些因素，图 5 示出的效应会产生同样的结果：由寄生相量所产生的希望得到的矢量失真会引起幅度或相位（或者两者兼而有之）的失真。在最简单的情况下，当耦合相量与所希望的矢量同相或完全反相时，会再现最大幅度误差。这里，误差矢量的量为

$$\Delta A_{\text{error}}(\text{dB}) = 20 \log_{10}(1 \pm |c|) \quad (1)$$

类似地，当耦合相量与所希望的矢量正交时，会出现最大相位误差。导致的最大相位误差为

$$\Delta \varphi_{\text{error}}(\text{deg}) = \tan^{-1}|c| \quad (2)$$

所希望矢量的总的幅度和相位误差量必须保持在 1/2 LSB 以下，可




图 8. 测量的相干接收机增益，在四个通道上小于 1dB 的不平衡。




图 9. 测量的接收机噪声系数。四个通道假设由非相干噪声源所驱动。




图 10. 测得的 12 位矢量调制器 (6 位幅度、6 位相位) 的状态图 (9.4GHz)。




图 11. 测得的 RMS 幅度和相位误差 (X 频段)。

获得的幅度和相位分辨率位数与信号路径间所允许的耦合度之间有一个关系。图 6 针对几种矢量调制器分辨率，示出了这种关系是如何变化的。例如，为维持 6 位幅度和相位控制所需的精度，最坏的情况下，当归一化为矢量一时，误差矢量的数值必须低于 26dB。这一图形并没有考虑通道增益对耦合信号量的影响。图 7 示出了相干增益如何对允许的耦合提出更严格要求的，并提高了通道隔离度的。当所希望的通道增益提高时，所需耦合必须降低，从而维持相同的 1/2 LSB 误差。例如，如果通道增益为 20dB，矢量调制器可提供 6 位的复调制，则所需的绝对隔离度变为 26dB+20dB，即 46dB。

真实性能指标

为说明高集成多单元解决方案所能获得的性能，这一章节提供了商业性四单元波束形成器集成电路的测量

数据。图 8 示出了测量的相干接收机增益，它定义为 4 个接收机端口中的每一个和相干合成器输出之间的合成（叠加）信号增益。对这一测量，每个信号路径的矢量调制器设置为通用复波束权重，所以在这一频段，相干增益约为 7dB。端口间的幅度不平衡小于 1dB，包括失配。噪声系数与频率的关系示于图 9 中。这已进行过调整以反应所能看到的噪声系数（此时每个端口由非相干噪声源驱动）。频段中心的噪声系数为 14dB。如果仅测量单个通道，则所得到的噪声系数要高于 4.1dB。在频段中心，接收机的输入 1dB 压缩点大约为 -2dBm。这是在单个通道测得的结果。

矢量调制器的性能如图 10 所示。所有十二位幅度和相位状态 (4096 种状态) 都进行过测量，并画在一个极坐标图中。图中的同心圆和线性辐条都表明矢量调制器具有较低的 PM-AM 和 AM-PM 失真。图 11 示出了在整个频段中明显的 RMS 相位和幅度误差。幅度误差小于 0.5 dB，而相位误差小于 3°，即大约为 2/3LSB。通道间隔离可以从测量的 S 参数和波束旋转两者综合来推断。如前面所描述的，耦合到通用输出端和叠加在所需信号矢量上的信号将会在信号矢量中引起 AM-AM 和 AM-PM 误差。通过测量从任何接收输入到通用输出波束形成器端口的信号路径，调整非信号路径矢量调制器的波束权重设置，则耦合到主信号路径的信号量就可以估计出来，如图 5 所示。相位响应中测得的误差大约为 ±1.5°，如图 12 所示，对应于端口间大约 -38dB 的隔离（考虑到相干接收机的增益）。

集成的优点

能够进行密集功能集成的核心技术




图 12. 从不希望信号耦合到相邻端口的信号量和相位误差。




图 13. 发射路径输出功率码与输入功率的关系 (9, 10 和 11GHz)。

术推动因素是可以使用硅基工艺在单个模具内集成多个可控电路模块，并且可以使用 SPI 端口来控制操作。然后只要一些小的额外步骤来利用对模具（由 SPI 提供）的使用权限，就可以增加一些功能，数字化控制用户可以控制的部分，从而提高操作灵活性。在这个例子中，采用的是一种拥有专利权的 5 线 50MHz SPI。这经过设计以最大程度地降低数字和射频信号间的耦合。采用拥有专利权的 SPI 总线，一行或一列中的多个集成电路或一个阵列的其它任何子单元可以由单个总线很好地连接和驱动，并可串联锁存。

除了能向多个寄存器写入矢量外，SPI 还允许从集成电路的功能模块读回。通过增加片上遥测技术，这一性能可以让阵列系统集成商实现实时操作。每个发射臂包括一个片上功

率检测器，它用来对 5 位分辨率的输出信号进行采样，并以数字方式向 SPI 提供功率测量数据。此外，在何时测量发射功率，这由用户来确定。如果测量周期是脉冲间变化的，这使得雷达系统可以适应不同的脉冲宽度，而且还可以提供发射脉冲倾斜的信息。图 13 示出了检测器输出与功率电平和频率的关系。类似地，片上的温度感知功能可以提供实时信息，并全面掌握集成电路的可靠性。

采用独立引脚以实现发射或接收模式，从而在选择所需设置时间（激活发射或接收直流电源和应用射频波形之间）时比较灵活。为最低限度地降低功率损耗，当集成电路处于接收模式时，所有的发射功能是中断的，而在发射模式时，情况正好相反。如果两个接收波束（四单元，双极化）都处于活动状态，则发射的直流电源消耗是 1.8W，而接收的直流电源消耗是 1.7W。如果只有一个接收波束（四单元，单极化）处于活动状态，则接收的直流电源消耗是 1.3W。芯片一般偏向于采用 1.8V 电源。

另一个特点是能够将芯片设为校准模式，这里，在一定的时间内，只有一个象限有效。设计与外部前端芯片进行通信的独立引脚，这样可以全面完成逐通道校正。进一步的一个编程特点是数据锁存和波束权重调整间的延迟时间。在大型阵列中，所有发射机同时发生变化，则会产生寄生波瓣和系统层面的问题。抖动锁存和每个集成电路变化间的时间可以避免这一问题。

最后，为单个集成电路的矢量调制器进行编程只消耗 4.5 μ s（50MHz 时）。如果大量集成电路通过菊链方式用于行列寻址操作，则整个过程将会花费很长时间。这一问题的一

个解决方案是通过给每个矢量调制器设计一个可编程寄存器堆栈（可以对 12 位的相位和幅度信息进行预编程），以实现快速波束控制（FBS）。每个矢量调制器有一堆 8 个寄存器，可以采用 SPI 总线进行预装载，然后通过一个 3 位直接寻址并行接口来直接寻址，通过 SPI 总线消除串行加载的等待时间。这意味着波束转换可以在 50ns 内完成。这两种模式（快速编程和快速波束控制）能够给任意的雷达应用带来更多的灵活性。

结语

在高频段，平面 AESA 对电路功能的紧凑性提出了更高的要求，其目的是维持所需的形状因子。这是由天线单元的最小晶格空间要求所驱动的，目的是避免天线辐射方向图中出现栅瓣。功能密度不断提高的结果之一便是降低了所需元器件的数量，同时降低了整个材料的成本。要想获得这种紧凑性的一个成功方法便是在高集成硅 IC 上制造电路。这一技术的其它好处还有：能够集成控制和调谐单元，从而使用权 IC 达到性能最佳，采用串行接口，为系统监测（比如温度和输出功率）提供遥测技术。降低物理尺寸要求要精心设计，以避免通过不期望的信号耦合路径带来对波束权重分辨率精度的限制。已有实验证明这是可以做到的。针对一个四单元天线解决方案，文中还对支持双极化收/发接收功能的一个 12 端口 IC 的性能指标作了介绍。■（朱宝明译）

致谢

作者对 Anokiwave 公司所有员工为本研究工作所提出的想法、付出的热情和所做的贡献表示感谢。